Search results for "MBMV"

Hits ?▲	Authors	Title	Venue	Year	Link
1	Djones Lettnin, Pradeep Kumar Nalla, Jürgen Ruf, Roland J. Weiss, Axel G. Braun, Joachim Gerlach, Thomas Kropf, Wolfgang Rosenstiel	Semiformal Verification of Temporal Properties in Embedded Software.	MBMV	2007	DBLP BibTeX RDF
1	Rainer Dorsch, Jürgen Ruf	Transaction Modeling and RTL Simulation Analysis.	MBMV	2007	DBLP BibTeX RDF
1	Tobias Nopper, Christoph Scholl 0001	Counterexample Generation for Incomplete Designs.	MBMV	2007	DBLP BibTeX RDF
1	Bernd Becker 0001	AVACS -- Automatic Verification and Analysis of Complex Systems.	MBMV	2007	DBLP BibTeX RDF
1	Friedrich Mayer-Lindenberg	A design language supporting mixed processor and FPGA systems.	MBMV	2007	DBLP BibTeX RDF
1	Erik Markert, Sven Kühn, Jan Langer, Göran Herrmann, Ulrich Heinkel	Ein SystemC-AMS nach VHDL-AMS Konverter.	MBMV	2007	DBLP BibTeX RDF
1	Görschwin Fey, Daniel Große, Stephan Eggersglüß, Robert Wille, Rolf Drechsler	Formal Verification on the Word Level using SAT-like Proof Techniques.	MBMV	2007	DBLP BibTeX RDF
1	Christoph Grimm 0001, Rüdiger Schroll, Florian Brame, Klaus Waldschmidt	Top-Down Design analog/digitaler Systeme mit SystemC-AMS.	MBMV	2007	DBLP BibTeX RDF
1	Martin Braun 0001, Minh D. Nguyen, Hans Eveking, Martin Schickel, Wolfgang Kunz	Methoden zur Verifikation von Kommunikationsstrukturen.	MBMV	2007	DBLP BibTeX RDF
1	Evgeny Pavlenko, Markus Wedler, Dominik Stoffel, Wolfgang Kunz	Arithmetic Constraints in SAT-based Property Checking.	MBMV	2007	DBLP BibTeX RDF
1	Peter Zipf, Yang Qiao, Manfred Glesner	Ein Beitrag zur automatischen Erzeugung dynamisch rekonfigurierbarer Hardwarestrukturen.	MBMV	2007	DBLP BibTeX RDF
1	Stephan Kubisch, Harald Widiger, Ronald Hecht, Dirk Timmermann, Martin Siemroth	Architektur einer flexiblen, wiederverwendbaren Testbench zur Verifikation paketverarbeitender Hardware in SystemC.	MBMV	2007	DBLP BibTeX RDF
1	Martin Radetzki	Modellierung auf der Transaktionsebene unter Nutzung des Entwurfsmusters des aktiven Objekts.	MBMV	2007	DBLP BibTeX RDF
1	Silvio Misera, André Sieber	Hardwarenahe Fehlersimulation mit effektiven SystemC-Modellen.	MBMV	2007	DBLP BibTeX RDF
1	Martin Streubühr, Carsten Riedel, Christian Haubelt, Jürgen Teich	System Level Modeling and Performance Simulation for Dynamic Reconfigurable Computing Systems in SystemC.	MBMV	2007	DBLP BibTeX RDF
1	Daniel Jelkmann, Karsten Albers, Frank Slomka	Improved Feasibility Tests for Asynchronous Real-Time Periodic Task Sets.	MBMV	2007	DBLP BibTeX RDF
1	Valerij Matrose	Clusteringverfahren zur effektiven Nutzung der Logikressourcen hierarchischer FPGA-Architekturen.	MBMV	2007	DBLP BibTeX RDF
1	Raffaella Gentilini, Klaus Schneider 0001, Alexander Dreyer	Combining Interval Arithmetic and Three-Valued Temporal Logics for the Verification of Analog Systems.	MBMV	2007	DBLP BibTeX RDF
1	Philipp Reinkemeier, Kim Grüttner, Wolfgang Nebel	Eine Fallstudie zur dynamischen Rekonfiguration von Hardware: "Pain or Gain?".	MBMV	2007	DBLP BibTeX RDF
1	Stefan Lämmermann, Jörg Behrend, Roland J. Weiss, Jürgen Ruf, Thomas Kropf, Wolfgang Rosenstiel	UML/SysML-Systemanalyse zur Generierung von formalen Verifikationseigenschaften für verschiedene Abstraktionsebenen.	MBMV	2007	DBLP BibTeX RDF
1	Hermann von Issendorff	Über die formale Beschreibung räumlicher Netze.	MBMV	2006	DBLP BibTeX RDF
1	Alain Vachoux	Analog and Mixed-Signal Extensions to SystemC.	MBMV	2006	DBLP BibTeX RDF
1	Paul Duplys, Roland J. Weiss, Jürgen Ruf, Thomas Kropf, Wolfgang Rosenstiel	Monitoring-based Formal Hardware Verification.	MBMV	2006	DBLP BibTeX RDF
1	Roberto M. Ziller, Detlef Schmid	Erstellung korrekter Spezifikationen für diskrete Systeme.	MBMV	2006	DBLP BibTeX RDF
1	Axel Weiß, Frank Winkler 0001	Entwurf Global Asynchroner Lokal Synchroner Strukturen auf der Basis einer deklarativen Beschreibung mit XML.	MBMV	2006	DBLP BibTeX RDF
1	Florian Pigorsch, Christoph Scholl 0001, Stefan Disch	Advanced Unbounded CTL Model Checking By Using AIGs, BDD Sweeping, and Quantifier Scheduling.	MBMV	2006	DBLP BibTeX RDF
1	Görschwin Fey, Rolf Drechsler	SAT-based Calculation of Source Code Coverage for BMC.	MBMV	2006	DBLP BibTeX RDF
1	Andy Heinig, Mario Schölzel	Zeitbeschränkte Clusterung zur Design-Space-Exploration geclusterter VLIW-Prozessoren.	MBMV	2006	DBLP BibTeX RDF
1	Valerij Matrose	Flächenplanung für FPGA-Architekturen mit heterogenen Verdrahtungsressourcen.	MBMV	2006	DBLP BibTeX RDF
1	Wolfram Hardt, Mathias Sporer	Ein Metamodell für eingebettete Systeme.	MBMV	2006	DBLP BibTeX RDF
1	Beate Muranko, Rolf Drechsler	Technische Dokumentation von Soft- und Hardware-Systemen: Die vergessene Welt.	MBMV	2006	DBLP BibTeX RDF
1	Nico Moser, Carsten Gremzow, Matthias Menge, Hans-Ulrich Post	Decompilationsbasierte High-Level-Synthese.	MBMV	2006	DBLP BibTeX RDF
1	Andreas Ehrenfried, Daniel Scholz, Tobias Welp	Anwendungsmöglichkeiten von Bounded Model Checking und affiner Arithmetik für die Verifikation von Analogschaltungen.	MBMV	2006	DBLP BibTeX RDF
1	Axel Schneider, Thomas Bluhm, Tobias Renner, Ulrich Heinkel, Joachim Knäblein, Reynaldo Zavala	Formale Spezifikation und Verifikation abstrakter Beschreibungen von Telekommunikationsprotokollen.	MBMV	2006	DBLP BibTeX RDF
1	Wilhelm Heupke, Christoph Grimm 0001, Klaus Waldschmidt	Semi-symbolische Modellierung von Abweichungen.	MBMV	2006	DBLP BibTeX RDF
1	Klaus Schneider 0001, Tobias Schüle	A Framework for Verifying and Implementing Embedded Systems.	MBMV	2006	DBLP BibTeX RDF
1	Axel Vick, Helmut Rossmann, Heinrich Theodor Vierhaus	Timing-/Power-getriebener Layout-Entwurf für Zellen-basierte Digitalschaltungen.	MBMV	2006	DBLP BibTeX RDF
1	Roberto M. Ziller	Verallgemeinerte Überwachersynthese.	MBMV	2006	DBLP BibTeX RDF
1	Kim Grüttner, Cornelia Grabbe, Frank Oppenheimer, Wolfgang Nebel	Modelling and Synthesis of Communication Using OSSS-Channels.	MBMV	2006	DBLP BibTeX RDF
1	Darius Grabowski, Christoph Grimm 0001, Erich Barke	Ein Verfahren zur effizienten Analyse von Schaltungen mit Parametervarianzen.	MBMV	2006	DBLP BibTeX RDF
1	Tim Sander, Wolfgang Hess, Sorin A. Huss	Konzept zur Taskmigration auf heterogenen rekonfigurierbaren Rechenplattformen.	MBMV	2006	DBLP BibTeX RDF
1	Bernhard Niemann, Christian Haubelt	Assertion-Based Verification of Transaction Level Models.	MBMV	2006	DBLP BibTeX RDF
1	Alexey Kupriyanov, Frank Hannig, Dmitrij Kissler, Jürgen Teich, Rainer Schaffer, Renate Merker	An Architecture Description Language for Massively Parallel Processor Architectures.	MBMV	2006	DBLP BibTeX RDF
1	Erika Ábrahám, Marc Herbstritt, Bernd Becker 0001, Martin Steffen	Memory-aware Bounded Model Checking for Linear Hybrid Systems.	MBMV	2006	DBLP BibTeX RDF
1	Daniel Platte, Shangjing Jing, Ralf Sommer, Erich Barke	Ansätze zur Verbesserung der Simulationsperformance automatisch generierter analoger Verhaltensmodelle.	MBMV	2006	DBLP BibTeX RDF
1	Marius Sida, Guido Clemens	Efficient Top Down Design and Verification of a Bluetooth Transceiver using the IEEE 1076.1 Language Standard.	MBMV	2006	DBLP BibTeX RDF
1	Frank Sill, Claas Cornelius, Dirk Timmermann	Reduzierung des Leckstromverbrauchs mit gemischten Gattern in Deep Submicron Technologien.	MBMV	2006	DBLP BibTeX RDF
1	Sascha Kneip, Walter Anheier	Vergleich und Optimierung von Algorithmen zur Modulo-Multiplikation auf Smartcards.	MBMV	2006	DBLP BibTeX RDF
1	Stefan Förster	Verifying Behavioural Extension of Components with Dynamically Evolving Interfaces.	MBMV	2006	DBLP BibTeX RDF
1	Alexander Viehl, Oliver Bringmann 0001, Wolfgang Rosenstiel	Virtual Prototyping und frühe Evaluierung von Systems-on-Chip mit UML2 und SysML.	MBMV	2006	DBLP BibTeX RDF
1	Stefan Lämmermann, Roland J. Weiss, Jürgen Ruf, Thomas Kropf, Wolfgang Rosenstiel	Automatische Eigenschaftsextraktion auf Systemebene aus SystemC Modellen.	MBMV	2006	DBLP BibTeX RDF
1	Martin Versen, Achim Schramm, Daewon Lee, Ronny Schneider	Address Decoder Test and Verification by Generalization of Application Fail Sequences.	MBMV	2006	DBLP BibTeX RDF
1	Ralf Klausen, Lars Hedrich, Erich Barke	Vermeidung fehlerhafter Verifikations-Ergebnisse beim Äquivalenz-Vergleich nichtlinearer analoger Schaltungen.	MBMV	2006	DBLP BibTeX RDF
1	Alexander Jesser, Markus Wedler, Lars Hedrich, Wolfgang Kunz	A case study on applying bounded model checking to analog circuit verification.	MBMV	2006	DBLP BibTeX RDF
1	Klaus Winkelmann	Going Beyond Assertions.	MBMV	2006	DBLP BibTeX RDF
1	Øyvind Strøm	Verification and validation of Atmel's new 32 bit AVR microprocessor.	MBMV	2006	DBLP BibTeX RDF
1	Peter Zipf, Volker Hampel, Manfred Glesner, Thilo Pionteck	Eine Scheduling Heuristik zur Minimierung der Verlustleistung.	MBMV	2006	DBLP BibTeX RDF
1	Bernd Straube, Martin Freibothe (eds.)	Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Dresden, Germany, February 20-22, 2006	MBMV	2006	DBLP BibTeX RDF
1	Matthias Krause 0002, Oliver Bringmann 0001, Wolfgang Rosenstiel	Communication Refinement and Target Software Generation using SystemC.	MBMV	2006	DBLP BibTeX RDF
1	Markus Siegle	Verifying Finite State Machines in Probabilistic Environments.	MBMV	2006	DBLP BibTeX RDF
1	Martin Freibothe, Jens Döge, Torsten Coym, Stefan Ludwig, Bernd Straube, Ernst Kock	Modellierung des dynamischen Verhaltens nichtlinearer analoger Komponenten für die semi-formale Mixed-Signal-Verifikation.	MBMV	2006	DBLP BibTeX RDF
1	Ingmar Neumann	Modelling Synchronous Multi-Clock Circuits for Retiming.	MBMV	2006	DBLP BibTeX RDF
1	Iyad Kebaisy, Sven Domann, Bernd Meinerzhagen	Präzise Modellierung und Parameteranpassung eines 5, 2 GHz LNA für WLAN-Anwendungen.	MBMV	2006	DBLP BibTeX RDF
1	Christoph Jäschke, Ralf Winkelmann, Johannes Kösters	Control Register Specification and Verification in Complex Systems.	MBMV	2006	DBLP BibTeX RDF
1	Prakash Mohan Peranandam, Roland J. Weiss, Jürgen Ruf, Thomas Kropf	Transactional Level Verification and Coverage Metrics by Means of Symbolic Simulation.	MBMV	2004	DBLP BibTeX RDF
1	Jan-Hendrik Oetjens, Joachim Gerlach, Wolfgang Rosenstiel	Ein XML-basierter Ansatz zur flexiblen Darstellung und Transformation von Schaltungsbeschreibungen.	MBMV	2004	DBLP BibTeX RDF
1	Dominik Stoffel, Wolfgang Kunz (eds.)	Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen (MBMV), Kaiserslautern, Germany, February 24-25, 2004	MBMV	2004	DBLP BibTeX RDF
1	Matthew D. T. Lewis, Tobias Schubert 0001, Bernd Becker 0001	Early Conflict Detection Based SAT Solving.	MBMV	2004	DBLP BibTeX RDF
1	Kai Kapp, Viktor K. Sabelfeld	Scheduling of Control Flow Intensive Behavioral Descriptions in Formal Synthesis.	MBMV	2004	DBLP BibTeX RDF
1	Tudor Murgan, Mihail Petrov, Mateusz Majer, Peter Zipf, Manfred Glesner, Ulrich Heinkel	Flexible Overhead Processing Architectures for G.709 Optical Transport Networks.	MBMV	2004	DBLP BibTeX RDF
1	Alain Vachoux	Do we really need SystemC-AMS?	MBMV	2004	DBLP BibTeX RDF
1	Christoph Scholl 0001, Matthias Büche	Filter Based Diagnosis for Multiple Design Errors.	MBMV	2004	DBLP BibTeX RDF
1	Stephen Schmitt, Wolfgang Rosenstiel	Rapid Prototyping of a Microcontroller IP Core under Resource Limitations.	MBMV	2004	DBLP BibTeX RDF
1	Bernd Becker 0001, Markus Behle, Friedrich Eisenbrand, Martin Fränzle, Marc Herbstritt, Christian Herde, Jörg Hoffmann 0001, Daniel Kröning, Bernhard Nebel, Ilia Polian, Ralf Wimmer 0001	Bounded Model Checking and Inductive Verification of Hybrid Discrete-continuous Systems.	MBMV	2004	DBLP BibTeX RDF
1	Tobias Schüle, Klaus Schneider 0001	Global vs. Local Model Checking of Infinite State Systems.	MBMV	2004	DBLP BibTeX RDF
1	Wolfgang Günther 0001, Stefan Höreth	Some Common Synthesis-Simulation-Mismatches.	MBMV	2004	DBLP BibTeX RDF
1	Ingmar Neumann, Dominik Stoffel, Kolja Sulimma, Michel R. C. M. Berkelaar, Wolfgang Kunz	Layout Driven Optimization of Datapath Circuits using Arithmetic Reasoning.	MBMV	2004	DBLP BibTeX RDF
1	Meinrad Fiedler	Ein Ubersetzungsverfahren von Verilog-Kausalspezifikationen in Signalflankengraph-basierte Spezifikationen zum Entwurf asynchroner Schaltwerke.	MBMV	2004	DBLP BibTeX RDF
1	Markus Visarius, Wolfram Hardt	The IPQ Format -- An Approach to Support IP based Design.	MBMV	2004	DBLP BibTeX RDF
1	Achim Rettberg, Florian Dittmann 0001, Thomas Lehmann 0001, Mauro Cesar Zanella	A New High-Level Synthesis Approach of a Synchronous Bit-Serial Architecture.	MBMV	2004	DBLP BibTeX RDF
1	Stefan Höreth	Debugging and Diagnosis in Equivalence Checking of ASICs.	MBMV	2004	DBLP BibTeX RDF
1	Patrick Groeneveld	Physical Synthesis: its struggle with Moore's law.	MBMV	2004	DBLP BibTeX RDF
1	Martin Zambaldi, Wolfgang Ecker	Ein orthogonales Schema für die Klassifikation der Modellierungsabstraktion von digitalen Systemen.	MBMV	2004	DBLP BibTeX RDF
1	Thomas Beierlein, Dominik Fröhlich, Bernd Steinbach	A Model-Based Approach to System-Level Co-Design.	MBMV	2004	DBLP BibTeX RDF
1	Rolf Drechsler, Wolfgang Günther 0001, Burkhard Stubert	Efficient (Non-)Reachability Analysis of Counterexamples.	MBMV	2004	DBLP BibTeX RDF
1	Vesselka Duridanova, Thorsten Hummel, Olga Fengler, Wolfgang Fengler 0001	Verifikation von Spezifikationsmodellen mit Intervall-Petri-Netzen.	MBMV	2004	DBLP BibTeX RDF
1	Alexander Thomas, Jürgen Becker 0001, Ulrich Heinkel, Klaus Winkelmann, Jörg Bormann	Formale Verifikation eines Sonet/SDH Framers.	MBMV	2004	DBLP BibTeX RDF
1	Peter Zipf, Heiko Hinkelmann, Adeel Ashraf, Thomas Hollstein, Manfred Glesner	An Asynchronous Switch Implmentation for Systems-on-a-Chip.	MBMV	2004	DBLP BibTeX RDF
1	Jan Gutsche, Hans-Ulrich Post	Erhöhung der Synthesegenauigkeit durch Sprachraumerweiterung synthesefähiger sequentieller VHDL-Beschreibungen.	MBMV	2004	DBLP BibTeX RDF
1	Claudia Kretzschmar, Robert Siegmund, Dietmar Müller 0001	Adaptive Bus Line Grouping for Power Efficient Data Transfer over Wide System Buses.	MBMV	2004	DBLP BibTeX RDF
1	Joachim Horch	Automatisches Verstärken und Beweisen von Invarianten mit Hilfe von Gegenbeispielen.	MBMV	2004	DBLP BibTeX RDF
1	Georg Pelz	Entwurfs-Methodik für Automobil-Elektronik.	MBMV	2004	DBLP BibTeX RDF
1	Karsten-O. Laux, Marc Michael Feld	Hadie - Ein portierbarer Mikrokernel für eingebettete Systeme.	MBMV	2004	DBLP BibTeX RDF
1	Rolf Drechsler	Using Synthesis Techniques in SAT Solvers.	MBMV	2004	DBLP BibTeX RDF
1	Michael Schlegel, Göran Herrmann, Dietmar Müller 0001	Erweiterte Kostenmodellierung mit VHDL/VHDL-AMS.	MBMV	2004	DBLP BibTeX RDF
1	Rüdiger Ebendt, Rolf Drechsler	A Tight Lower Bound for Dynamic BDD Reordering.	MBMV	2004	DBLP BibTeX RDF
1	Christoph Jäschke, Zoltán Hidvégi, Wolfgang Rösner	Faust2 -- A Processor High-Level Modeling Framework.	MBMV	2004	DBLP BibTeX RDF
1	Razvan Racu, Kai Richter 0001, Rolf Ernst	Calculating Task Output Event Models to Reduce Distributed System Cost.	MBMV	2004	DBLP BibTeX RDF
1	Fanny Garnier, Wolfgang Ecker	Incremental Design: A VHDL based Case Study.	MBMV	2003	DBLP BibTeX RDF
1	Matthias Menge, Carsten Gremzow, Irenäus Schoppa	laLa -- An Object Oriented Language for Schematic and Printed Circuit Board Specification.	MBMV	2003	DBLP BibTeX RDF

Publications at "MBMV"( http://dblp.L3S.de/Venues/MBMV )